Also published as:

間 US6091381 (A)

国 FR2748146 (A1)

DISPLAY DEVICE

Publication number: JP9292858 (A)

Publication date: 1997-11-11 Inventor(s): KAMINUMA MITSUO [JP]

Applicant(s): FUTABA DENSHI KOGYO KK [JP]

Classification: - international


G09G3/20; G09G3/22; G09G3/30; G09G3/32; H01L51/50; H05B33/12; H05B33/14; G09G3/20; G09G3/22; G09G3/30; G09G3/32; H01L51/50; H05B33/12; H05B33/14; (IPC1-

7): G09G3/22: G09G3/30: H01J31/12 - European: G09G3/20G2; G09G3/22; G09G3/32A; G09G3/32A6

Application number: JP19960126288 19960424 Priority number(s): JP19960126288 19960424

Abstract of JP 9292858 (A)

PROBLEM TO BE SOLVED: To improve the quality of display image by supplying a drain current, which is obtained in response to the voltage of the video signal applied to a gate of each FET element, as drive current to each cathode. SOLUTION: Latch signal RC is supplied to a sample/hold circuit 6 from a gate driver 11 for performing the vertical scanning for image display, and during the time regulated by the latch signal, namely, per each horizontal period, video signal of one horizontal line is written for change. Hold output voltage from the sample/hold circuit 6 is applied to a gate of MOS type FET 71 -7n as a field effect transistor. Drain current of the MOS type FET 71 -7n is supplied as the drive current to each of cathodes C1 -Cn . In this case, the MOS type FET 71 -7n having an insulating gate are used so as to hold the hold output from the sample/hold circuit 6 without generating a change within one horizontal period.



Data supplied from the esp@cenet database --- Worldwide

Family list

4 application(s) for: JP9292858

1 Electro-luminescent field-emission display panel

 Inventor:
 MITSUO UENUMA [JP]
 Applicant:
 FUTABA DENSHI KOGYO KK [JP]

 Ec:
 G09G3/20G2; G09G3/22; (+2)
 IPC:
 G09G3/20; G09G3/22; G09G3/20; (+15)

Publication info: FR2748146 (A1) — 1997-10-31 FR2748146 (B1) — 1998-10-16

2 DISPLAY DEVICE

Inventor: KAMINUMA MITSUO [JP] Applicant: FUTABA DENSHI KOGYO KK [JP]
EC: G09G3/20G2: G09G3/22: (+2) IPC: G09G3/20: G09G3/22: G09G3/30: (+14)

Publication info: JP9292858 (A) - 1997-11-11

3 Display device

Inventor: UENUMA MITSUO [JP] Applicant: FUTABA DENSHI KOGYO KK [JP]
EC: G09G3/20G2: G09G3/22: (+2) IPC: G09G3/20: G09G3/22: G09G3/30: (+12)

Publication info: US6091381 (A) - 2000-07-18

4 Display device

Inventor: UENUMA MITSUO [JP] Applicant: FUTABA DENSHI KOGYO KK [JP] Ec: G09G3/20G2: G09G3/22: (+2) IPC: G09G3/20: G09G3/22: G09G3/20: (+12)

Publication info: US6137458 (A) - 2000-10-24

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-292858

(43)公開日 平成9年(1997)11月11日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
G09G	3/22		4237-5H	G 0 9 G	3/22		
	3/30		4237-5H		3/30	K	
H01J	31/12			H01J	31/12	С	


審査請求 未請求 請求項の数6 FD (全 9 頁)

(21)出願番号	特顯平8-126288	(71)出願人 000201814
		双菜電子工業株式会社
(22)出願日	平成8年(1996)4月24日	千葉県茂原市大芝629
		(72)発明者 上沼 光男
		千葉県茂原市大芝629 双葉電子工業株式
		会社内
		(74)代理人 弁理士 脇 篤夫 (外1名)

(54) 【発明の名称】 表示装置

(57) 【要約】

【課題】 入力されたビデオ信号に広じた無段機の階割 表現を実現し、表示画像の品位を飛躍的に向上させる。 【解決手段】 FED表示達酸や有機EL表示装置として、表示駆動回路において、各カソード電極に対して下と丁素子が設けられ、各FET素子のゲートに印加されるビデオ信号の電圧に応じて得られるドレイン電流がドライブ電流として各カソード電極に供給されるように構めする。されるドライドでは一般であるドレイン電流がにより、FET素子の電池外性を利用し、入力されるビデオ信号レベルとドライブ電流との間で直線性特性を実現し、ビデオ信号レベルに応じてカソード電流がコントロールされるようドする。



【特許請求の範囲】

【請求項 1】 ストライプ状に形成され、電泉放出を行なうエミッタを備える複数のカンード電極と、前記カソード電極と、値交方向にストライプ状に形成される複数の ゲート電極と、前配エミックから放出される電子を捕集 するアノード電極とを備え、マトリクス状に表示ピクセ ルが形成されるFE D表示形と

前記ゲート電極の順次ドライブと、水平ライン毎のビデ オ信号に基づいた前記カソード電極のドライブを行なう ことで前記FED乗示部の画像表示を実行させる表示駆 動回路とを有し、

前記表示駆動回路は、前記各カソード電極に対してFE T素子が設けられ、該各FET素子のゲートに印加され るビデオ信号の電圧に応じて得られるドレイン電流がド ライブ電流として前記各カソード電極に供給されるよう に構成されていることを特徴とする表示装置。

【請求項2】 前記各FET素子に印加するビデオ信号 に対して、前記FET素子のゲートソース電圧ードレイ ン電流特性の逆特性を与えるビデオ信号補正回路が設け られていることを特徴とする請求項1に記載の表示装 数.

【請求項3】 前記ビデオ信号補正回路は、前配各FE T業子に印加するビデオ信号に対して、前配FED表示 部の非線形特性に対する特性補正も行なうことを特徴と する請求項2に記載の表示装置。

【請求項4】 ストライブ状に形成される複数のカソー ド電艇と、前記カソード電極と直交方向にストライプ状 に形成される複数のアノード電極とを備え、マトリクス 状に表示ピクセルが形成される有機エレクトロルミネセ ンス表示部と、

前記アノード電極の順次ドライブと、水平ライン毎のビ デオ信号に基づいた前記カソード電極のドライブを行な うことで前記有機エレクトロルミネセンス表示部の画像 表示を実行させる表示駆動回路とを有し、

前記表示駆動回路は、前記各カソード電極に対してFE T素子が設けられ、該各FET素子のゲートに印加され るビデオ信号の電圧に応じて得られるドレイン電流がド ライブ電流として前記をカソード電極に供給されるよう に構成されていることを特徴とする表示装置。

【請求項5】 前記各FET案子に印加するビデオ信号 に対して、前記FET索子のゲートソース電圧ードレイ ン電流特性の逆特性を与えるビデオ信号補正回路が設け られていることを特徴とする請求項4に配載の表示装 置。

【請求項6】 前記ビデオ信号補正回路は、前記各FE 丁素子に印加するビデオ信号に対して、前記者機エレク トロルミネセンス表示部の非線形特性に対する特性補正 も行なうことを特徴とする請求項5に記載の表示装置。 【泰明の整線な説明】

[0001]

【発明の高する技術分野】本発明はマトリクス状に配置 された走査電極を有する画像表示装置に関し、特に電界 放出型カツードを用いたFED表示装置や、有機エレク トロルミネセンス(以下有機EL)表示装置に適用して 好道なものである。 【0002】

・一般来の技術】金属または半導体表面の印加電界を10 「V/m」種度にするとトンネル効果により、電子が 能量を適遇して確定でも真空中に電子放出が行うかる。 これを電界放出 (Field Baission) と云い、このような 原理で電子を放出するカンードを電界放出カンード (Fi eld Baission Cathode) と呼んでいる。近年、半導体加 工技術を駆使して、ミクロンサイズの電界放出カンード を作成することが可能となり、このような電界放出カンード を作成することが可能となり、このような電界放出カンード を作成することが可能となり、このような電界放出カンード を作成することが可能となり、このような電界放出カンード を作成することが可能となり、このような電界放出カンード

【0003】また、他の表示デバイスの1つとして、或 る種の意光体に電界を加えると発光するエレクトロルミ ネセンスという現象に基づき、有様化合物を発光層に使 用した有機EL表示装置についても研究開発が行なわれ ている。

[0004]

発が行われている。

【発明が解決しようとする課題】ところで、これらの表 示装盤の開発眼題の1つとして、表示品位を上げるため に長か合開業の数と実現するということがある。入力 デオ信号に応じて発光輝度を制御し、良好な階調表現を 実現するには、例えば入力ビデオ信号の値に基づいてパ ルイ福原源[PWM]を行なった信号をドライブ信号 きする方式がある。この場合、入力ビデオ信号の値に応じ て各画家ピクセルの発光時間がコントロールされること になるため、機能表現が手があることになる。

[0005]ところでこの場合は一般に、入力ビデオ信 を各人/D変換し、そのデジタルデータとカウンタのカ ウント値との一致を検出することでパルス幅変調を行な うことになるが、実際上、危端数やカウンター用タロッ の間波数の側形をどかち、A/D変数は6ビット程 度、つまり64階間程度が即界となってしまい、例えば 8ビットで256階間を表現したり、それ以上の時間を 実現することは非常に関連なものとなっていた。即ちり WM方式では皆間表現に実用上の限界があり、飛躍的な 表示の高品化化理数のなかった。

【0006】また他の方式としてドライブ程圧、即ちF D表末装置におけるゲート・カツドド間電圧を楽 EL表示装置におけるアノードーカソード間電圧を変調 することで階端表現を行なうパルス振幅変調 (PAM) 方式も考えられている。しかしがら、FD表示装置 や有機EL表示装置におけるアノード電流特性上のアノード電流性上のアノー ・ド電流立上り点電圧のバラツキ (や画素セクセル毎の パラツキ) や駆動回路の間度特性、電力損失の丸などか、 パラツキ) や駆動回路の間度特性、電力損失の丸などか ら、階調を精密にコントロールできず、良好な表示品位 が得られなかった。

[0007]

【課題を解決するための手段】本発明はこのような問題 点に緩みて、入力されたビデオ信号に応じた無段階の階 調表現を実現し、表示画像の品位を飛躍的に向上させる ことを目的とする。

【0008】このためFED表示装置や有限エレクトロルミネセンス系示装置としては、表示駆励回路において、各カノード電極に対してFET素子が続けられ、各FET素子のやートに印加されるビデオ信号の電圧に放して得られるドレイン電流ボードライで電流として各カソード電極に供給されるように構成する。さらに各FETネードレイン電流が特性の途時性を与えるビデオ信号が振回路を設ける。つまり、FET素子の定電流が性を利用すると共に、入力されるビデオ信号・レベルとドライブ電流との間で直線性特性を実現し、ビデオ信号レベルに応じてカソード電流がコントロールとれるようにする。

[0009]

【発明の実施の形態】以下、本発明の第1の実施の形態 としてのFED表示装置を図1~図5を参照して説明す る。まずFED表示装置に用いる電界放出カソード(F EC)として、図4に半導体加工技術により作成された スピント(Spindt)型と呼ばれる電界放出カソード(F EC)を示す。

【0000】この図4に示すように、FECはガラス等の基版なの上にアルミニウム等の金属からなるカンード 種屋の充落をはり形成されてあり、このカンー能電との指数では、アンド電極の上のエミッタをが形成されていない。カンド電極の上のエミッタをが形成されていない。第分には一酸化シリコン(510)、膜が形成され、さらにその上にはゲートで「が形成されて丸い間中毎の中に上記コーン状のエミッタをが位置している。ナなわち、このコーン状のエミッタをが位置している。ナなわち、このコーン状のエミッタをの充準論分が一ト「GTに設けられた間口部から臨む構成とされていった。

【0011】 にのコーン状のエミッタ目のエミッタ間の ビッチは10ミクロン以下とすることができ、数万から 数10万間のエミッタEを1枚の基板に上に設けること ができる。さらに、ゲートGTとエミッタEのコーンの 先端との距離をサブミクロンとすることができるため、 ゲートGTとエミッタE(カソード電極C)間とに催か 数10ボルトのゲート・エミッタ間電圧V₂を印加する ことにより、電子をエミッタ下から放出することができる。 この電界放出された電子はゲート上に雕縞して正の 電圧V₂が印加された電子はゲートと呼続して設けておく と、このアンドスにより構造することができる。

【0 0 1 3] そして、コーン状のエミッタEの1 つから 得られるアノード電流は約1 マイクロアンペアと小さい 電流であるため。多数のエミッタEをアレイ化すること により所望のアノード電流の得られるFECとしてい る。この場合、アノードに電子体を設けておくとエミッ 分から電界放出された電子が構成されるアノードの蛍光 体の部分を発光させることが出来る。このような原理を 利用することにより、FEOを用いた画像表示装置、即 与FED表示整置を実現できる。

[0014] このような原理を用いたFED表示機能の プロック図の一般を図1に示す、FEC表示第12は、 図4で説明した原理で表示が実行される部位であり、エ ミッタE及びゲートGTで1単位の画素ピクセルが形成さ れれる。この場合、表示領域は1× エピクセルで形成さ れ、即ちピクセルP11~Pnmがマトリクス状に配さ れた構成となる。なお、図4は1ピクセルを構成するエ ミッタEを抽出した図であり、図1に示す、1ピクセルを 構成するエミックEとは、実際には図4のように多数の エミッタエを小で形成されることになる。

【0015】ゲートGTについては1水平ライン毎に、 垂直方向にm個のゲート電極G1~Gmが形成されてお り、ゲート電極G1~Gmが1水平ライン期間毎に順次 オンとされることにより、いわゆる画像の垂直走査が行 なわれることになる。またエミッタEは垂直方向の並び 毎にカソード電極C1~Cnに接続されている。従っ て、例えばゲート電極G1がオンとされる期間に、カソ ード電極C1~Cnにビデオ信号の1水平ラインを構成 する各画素に応じた信号が印加されることで、ピクセル P11、P21、P31····· Pn1の電界放出動作が 行なわれ、これが図1には示していないアノード電極A 側に捕集されて蛍光体に衝突することにより、発光動作 が行なわれる。即ち画像を構成する1ラインの発光が行 なわれる。以降水平期間毎にゲート電極G2,G3··· Gmが順次オンとされ、各水平期間には、カソード雷極 C1~Cnにその水平期間に相当するビデオ信号に応じ た信号が印加されていくことで、1枚の画像表示が実行

【0016】入力端子1にはビデオ信号Svが供給さ

れ、このビデオ信号Svはビデオアンプ2で増幅され、 シフトレジスタ5に供給される。またビデオアンプ2の 出力はV/1補正回路3にも供給され、V/1補正回路 3でビデオ信号Svに対する所定の特性補正処理が行な われてビデオアンプ2にフィードバックされる構成となっている。

【0017】シフトレジスタ6は例えばCCD(ケャージカップルドデバイス)を用いたアナログシフトレジスタとして構成され、いわゆるシリアル人力が膨となるナログヒデオ信号について、端子4から供給されるビデオクロクCKでに基づいてシフト膨件を行なう。そしてパラレルアウト形態で、ビデオ信号、901水平クン保にビデオ信号、801水平クインタインの後に、1水平ラインの各画業を構成するビデオ信号が同時にサンブルホールド回路6に供給され、その1水平ライン増削にサンブルホールド回路6で映送され、その1水平ライン増削にサンブルホールド回路6で、100米平のドリングであることになる。

【0018】 なお、シフトレジスタ5の動作開放酸としては、表示顕素としてのピクセルサスが例えば240 ×320ピクセルサムの場合は、240×320×(60~120フレーム)で、460 KH ± ~920 KH ± となり、また例よば480×640 と、60~120フレーム)で、18.4Mは ~36.8Mは とだる。さらに、1024×768 ピクセルの場合は、1024×768 K0フレーム)で、47.1Mは 以上(フルカラーの場合はさらに3倍)となり、このような場合は、ソフトレジスタ5を複数単位で設ける等の必要がある。

【0019】サンブルホールド回路6には、いわゆる画像表示のための画面走査を行なうゲートドライベ11からラッチ信号RCが供給されており、このラッチ信号RCで規定される期間、即ら1水平期間毎に、その1水平ルド回路6はいわゆるアナログラッチ回路として構成することができ、この場合、一般的に使用されているようにCCDの出力圏をメディメータナンデンサの構成で、ゲートドライベ11のオン期間(ラッチ期間:30~60ms ec)において、初期値の90%以上の電圧出が形像えれよいよい。

【0020】ゲートドライバ11は上地にたまらに各ゲート電路61~6mを刷成かよりでも高速速差を実行するために、水平ライン骸mと同数のmピットのリングカウンタと、高圧プシュブル出力回路(80~150 に応じて選択されるゲート電域に対して高圧ブッシュブル出力回路による電圧印加を行ない、そのゲート電域にメレスをインとする。また、1水平ライン別間の終了時にラッチ信号をしたセナンル/ホールド回路6に送り、茶の水平分/とのビデオ化等のホールド回路6に送り、茶の水平

に、リングカウンタを1ビットシフトさせ、次のゲート 電極をオンとする動作にうつる。

【0021】サンブル/ホールド回路6からのホールド 出力矩氏は、傷界効果トランジスタであるMOS型FE ア、~7、のかトトに同加される、そしてMOS型FE ア、~7、のドレイン電流がドライブ電波として各 カソード電極C1~Cnic熔結されるように構成されて、 ・ク、7、はサンブル/ホールド回路6か らのホールド出力を1水平期間内において変化すること なく保持できるように絶縁ゲートを有するMOS型FE Tとするのが好道である。

【0022】FET素子のドレイン-ソース間電圧Vag とドレイン電流 I。の特性としては、一般に図2に示す ような定雷流特性が知られている。本例は、このような FETの定電流特性を利用して、カソード電流を、ビデ オ信号に応じて無段階変調するものである。例えばゲー ト電極G1のオン期間に、ピクセルP11. P21. P 31 ····・Pn1に対するカソード電流としては、各ピ クセルの特性に殆ど関係なく、MOS型FET7,~7 のゲート電圧で決まる電流が流れることになる。MO S型FET素子のゲートーソース間電圧V2とドレイン 電流 I。の特性は一般的に図3のように非線形となる が、従ってゲート電圧となるビデオ信号Svに対して、 この特性とは逆特性となる特性を与えることで、入力端 子1に入力されるビデオ信号Svの電圧値に応じて無段 階に線形に変調されたカソード電流が得られることにな る。このためのビデオ信号Svの特性処理はV/I補正 回路3及びビデオアンプ2で行なわれる。

【0023】 FEC表示部12における各ピクセルのグートーカントド南陸にメとアノード電流1。の特性は上述したように関ロり、とアノード電流1。の特性は上述したように関ロのようになるが、最大期度はソーリーは、MOS型FET7、-7。の関2に示すドレインーソース同電圧ソ。が増血点の手前、即51~3Vの電圧となるように顕度する。つまりFET第子の定電流特性健康を折りることができるように大き、

【0024】そしてV/I 補正回路3では、ビデオ信号 Sッ比対して例えば対数圧縮処理を施し、図3のFET 素子のゲートレース開電圧 V₁₈とドレイン電流 I₂の 特性とは逆特性が与えられるようにし、そのように処理 られたビデオ信号 SッがMOS型FET 7、~7。のゲートに印加されるようにする。すると、カソード電極C 1~C nに流れる電流は、入力端子 Iに入力されるビデオ信号 Sッの電圧値に対してリニアな特性となり、つま リビデオ信号 Sッに応じて振良階に誤形に変調されたカ ソード電流が得られる。

【0028】FED表示解12での輝度は、アノード電 力に比例する。アノード電圧は通常一定とすることか 5、輝度はアノード電流に比例し、アノード電流はほぼ カソード電流と同じとなる。そして、図5に示すような FEC特性での関値電ビV_mの値及び特性カーブが各ピクセルではらついて、カフード電流が小さかった場合は、MOS型FET7、7、7。のフースに接続をれたソース抵抗8,~8。の電圧降下が小さくなり、そのMOS型FETのゲートーソース関電圧V_aが上界することになる。また、カント「電流が大きい場合に边面が行う。これにより、カソード電流は上昇し、ゲート電圧で決まるカソード電流をMOS型FET7、~7。は供給することになる。

【0026】カツード電流が整化すれば、順度はそれに 応じて変化するため、つまり本何では、ビデオ信号S v に応じて無険階に変調されたカツード電流により、ビデ オ信号S vに応じた無段階階端表現が表現されることに なる。この場合、当然ながら従来のPWM変調のような 階調の多段階化への制限もなく、また図5の特性のバラ ツキの影響もないため、表示画像の品位を飛躍的に向上 させることができる。

 $[0\,0\,2\,7]$ なね、ダイオード 9_{i} $\sim 9\,n$ 及びグランプ 電圧発生回路 $1\,0\,1\,$ 、 FET 7_{i} $\sim 7_{i}$ の段機関用のクラン 動料を存なう<く数けられている、クランプ電圧は FET素子の最大定格より低く、図 $5\,0\,V_{o}$ $\sim V_{m}$ 比)高くないと濁ね発光が発生する。またFET 7_{i} $\sim 7_{i}$ のソース抵抗 8_{i} $\sim 8\,n\,$ は、前途したようにMOS型FET 7_{i} $\sim 7_{i}$ の物性のバラツキの補正用である。

10028] ところで、ソノ 「補正回路3の処理のみで は特性細正が不十分であるときなどは、ビデオ信号Sv に対して私ノア級後、補正確解、D 人を募集を行るよう にしてもよい、このような場合は、各FET7、~7。 ほしてもよい、このような場合は、各FET7、~7。 また 各ビクセルに対応した特性細正も可能となる。またデジル(演算補正により各FET7、~7。何での特 性補正を行なう場合は、特性・ラップ・補正のための上記 のソース抵抗器、8 8 m は不要となる。

【0029】さらにビデオ信号Svの特性補正のために は、各ビクセルP11~Pnmまでの特性を予めテープ ルデータとしてメモリに保持しておき、それに基づいて 補正を実行するようにすることもできる。

【0030】次に本発明の第2の実施の形態としての有機EL表示装置使図6~図8で説明する。有機EL表示 素態圧用いられる特権EL発光等を内格を包留した示す。 有機EL発光素子は、ガラス基板101上に形成された膨映状の透明の1下の電板102と、この1下0電 框102を優うとして形成された一本/一端週103と、このホール輸送欄103上に再機状に形成された発 光圀104と、発光階104上に再機状に形成された発 光圀104と、発光階104上に形成された上部電極1

【0031】 このように構成された有機EL発光素子に おいては、上部電極105がいわゆるカソード電極とな り、ITの電極102がアノード電極となる。そして上 部電極105にマイナス、ITの電極102にプラスの 直流電圧を印加すると、ITO電極102から注入され たホールはホール輸送層103により輸送されて発光層 104に注入される。一方、上部電極105から発光層 104に電子が注入されており、この注入された電子 と、ホール輸送層103から注入されたホールとが発光 層104内において再結合される。この再発により、 発光層104が発光するようになり、この発光は透光性 のホール構送層103、ITO電板、およびガラス基板 101を介して観察するととができる。

【0032】この場合、 直流電源の電圧が 10 ボルト以 下で1000 [cd/cm²] 以上の影光を得ることが できる。 なお、ホー体診遇 103 は一般にトリフェニ ルジアミン (TPD) を材料として形成されており、発 光間 104 は一般にアルミキノリノール結体(A1 q_g) により形成されている。また、ホール輸送圏 10 3および発光圏 104からなる有機 E1 媒体に勢えて、

3および発光層104からなる有機EL媒体に替えて、 発光性ポリマーからなる一層構造の発光層を用いること もできる。 [0033] このようなEL発光素子の発光原理を利用 して有機エレクトロルミネセント要示装置を構成するに

は、下部電極であるITO電極102をストライプ状に

(20035] そしてアノード電極A1~Amがアノード ドライベ21によって17本平ライン期間毎に順次オンと されることにより、いわゆる画像の重進をが行わわれ ことになり、また各木平ライン期間にカソード電程 1~Cnに、ビデオ信号の1木平ラインを構成する各画 素の信号程圧に応じたカソード電流が流れることで、画 像要素が実行される。

【0036】例えばアノード電極AIがエンときれる期間に、カソード電極C1~Cnにビデオ信号の1水平ラインを構成する毎個素に応じた信号が印加されることで、ビクセルP11、P21、P31・・・・Pn1の発光動作時分存むれる。即歩冊架間時にアノード電極A2、A3・・・Amが順次オンとされ、各水平期間には、カソ

ード電極C1~Cnにその水平期間に相当するビデオ信 号に応じた信号が印加されていくことで、1枚の画像表 示が実行される。

【0037】入均端子1にはビデオ信号Svが供給され、このビデオ信号Svはビデオアンプ2で増幅され、シフトレジネタ5に供給される。またビデオアンプ2の出力はV/1補正回路3にも供給され、V/1補正回路3でビデオ信号Svに対する所定の特性補定処理が行なわれてビデオアンプ2にフィードバックされる構成となっている。

【0038】これらのビデオアンプ2、V/【補正回路 3、及びシフトレジスタ5、サンプルホールド回路 6の 構成/動作については、上述の第1の実施形態における 図1の場合と同様である。即ちビデオアンプ2からのビデオ信号5 v5 にシリアル入力され、ビデオタロック CK v に基づいたシフト動作により、パラレルアウト形態で、ビデオ信号5 vの 1 水平ライン にサンプルホールド回路 6 に出力される。センス・レース・ルース・ロットのよの重素を構成するビデオ信号の電圧値がサンルホールド回路 6 からホールド出力される。サンブルホールド回路 6 でのホールド出力される。サンブルホールド回路 6 でのホールド出力に、画像表示のための重流 を変まを行なうアノードドライバ 2 1 からラッチ信号 R Cに基づいて行われれる。

【0039】アノードドライバ21は、図1におけるゲートドライバ11と同様の亜属走壺として各アノード電極A1〜Anを耐みなンとするために、水平ライン敷加と同骸のmピットのリングカウンタと、ブッシュアル出力回路(5〜30V)で構成される。そしてリシングカウント値に応じて選択されるである。アレード電極にオレイブシュアル出力回路による電圧印加を行ない、そのアノード電極をオンとする。また、1水平ライン期間の終了毎にラッテ信号R0をサンブルノホール・ド回路6に送り、次の水平ラインのビデオ信号のホールド出力を実行させるとともに、ソングカウンタを1ビットシフトさせ、次のアノード電極をオンとする動作にうつる。

 $[0\ 0\ a\ 0]$ この例でも上述した第 $1\ 0\ z$ 施形態例と同様に、サンブル/ホールド回路6 版は、MOS型のFET7、 ~ 7 、のゲートに印加される。そしてMOS型FET7、 ~ 7 、のドレイン電流がドライブ電流として各カソード電極 $C\ 1\sim C\ n$ に供給されるように構成されている。

【0041】本例も図とに示したような、FETの定電 流物性を利用して、カソード電流を、ビデオ信号に応じ て無旋弾変調するものである。有機を12表示師22には ける各セウセルのアノードーカソード間電圧V_∞とアノー ト電流1。の特性は図8のようになるが、最大調度は V_w、I_wに設定されるとすると、この場合に、ビデオー アンプ2のゲインは、MO3型FET7。ペ7。の図2 に示すドレインーソース間電圧V_wが高点の手前、即 51~3 Vの電圧をなるとうに調整される。 【0042】そしてV/I補正回路3では、ビデオ信号Sνに対して例えば対数圧縮処理を施し、図3のFET素子のゲートンース間電圧 V_{a} とドインで流流1。の特性とは逆特性が与えられるようにし、そのように処理されたビデオ信号SvがMG 整FET7、 $\sim T$ 。のゲートに印加されるようにする。すると、カソード電機で10~10、にがよれる電流は、入力端子 11と入力されるビデオ信号Svに応じて無段階に変調されたカソード電源が終めれる、

[0043] 有限とL表示部22での加度はアノード電 力に比例し、アノード電圧を一定とした場合、即度はア ード電流に比例する。そしてアノード電流はほぼカソード電流と即じとなる。図めに示すような有機をL表示 時22のアノード電流的性で回復症を「のでは流がいるかった場合は、MOS型EET7、マ7、のソースに が終されたソース抵抗約、マ8、の窓圧降下がからくな り、そのMOS型EETのゲートーツース間電圧で、が 上昇することになる。また、カソード電流が大きい場合 は逆の動作を行う。これにより、カツード電流が上昇 し、ゲート電圧で決まるカソード電流をMOS型FET 、マート電圧で決まるカソード電流をMOS型FET 、マート電圧で決まるカソード電流をMOS型FET 、マート電圧で決まるカソード電流をMOS型FET 、マー、ては映着することになる

【0044】そしてカソード電流が変動すれば、輝度は それに応じて変化するため、本例でも、ビデオ信号 Sv に応じて無酸性な顕信されたカット「電流により、ビデ オ信号 Svに応じた無段階階調表現が実現されることに なる。そして従来のPWM変調のような階調の多段階化 への制限しなく、ま区図 Sの特性のバラツもの影場な いため、表示顕像の品位を飛翔的に向上させることがで

この。
【0045】なおこの例でも、FET7、~7。のソース抵抗象、~8 nは、FET7、~7。の特性のパラツ・の補圧用である。また、第1の実施が能の場合と同様に、ソノ1補正回路3の処理のみでは特性補圧が不十分であるときなどは、ビデオ信号ないに対してAノD変換が、4種では、Pグタル体質体により着いまが、1年でデジタル体質体により着います。一年で、7。等でのサ性補圧を行なり場合は、特性が、アンキーであっためのソース抵抗者、~8 nは不要となる。もちろんこの場合と、ビデオ信号さいの特性値正のためのソース抵抗者、~8 nは不要となる。もちろんこの場合ト、ビデオ信号さいの特性を正めたが、そピラセルフ・オールスでの特性を下めテーブルデータとしてメモリに保持しておき、それに基づいて補圧を実行するようにすることもできる。

[0046]

【発明の効果】以上説明したように本発明のFED表示 装置、有機エレクトロルミネセンス表示装置は、表示駆 動回路において、各カソード電極に対してFET素子が 設けられ、各FET素子のゲートに印加されるビデオ信

号の電圧に広じて得られるドレイン電流がドライブ電流 として各カソード電極に供給されるように構成し、さら に各FET素子に印加するビデオ信号に対して、FET 素子のゲートソース電圧ードレイン電流特性の逆特性を 与えるビデオ信号補正回路を設けているため、FET素 子の定電流特性を利用し、入力されるビデオ信号レベル とドライブ電流との間で直線性特性を実現している。従 ってビデオ信号レベルに応じてカソード電流が無段階に コントロールされ、つまりビデオ信号に応じた無段階の 階調表現が実現されるという効果があり、これによって 表示画像の品位を飛躍的に向上させることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態のFED表示装置のブロッ ク図である。

- 【図2】 $FETのV_m-I_n$ 特性の説明図である。
- 【図3】FETのVa-I。特性の説明図である。 【図4】FEDの構造の説明図である。
- 【図 5 】 $FED OV_{\infty} I e$ 特性の説明図である。


- 【図6】本発明の実施の形態の有機EL表示装置のブロ ック図である。
- 【図7】有機EL表示部の構造の説明図である。
- 【図8】有機EL表示部のV_w-Ie特性の説明図であ

【符号の説明】

- 2 ビデオアンプ
- 3 V/I補正回路
- 5 シフトレジスタ
- 6 サンプル/ホールド回路
- 7, ~ 7 n FET
- 11 ゲートドライバ
- 12 FEC表示部
- 21 アノードドライバ
- 22 有機EL表示部
- C1~Cn カソード電極
- G1~Gm ゲート電極 A1~Am アノード電極

[図1]





[図7]

